不用CoWoS也能上HBM!JEDEC发布SPHBM4新标准:内存迎来下调空间
2026-07-11 02:45:07

国际半导体标准组织JEDEC日前正式批准新一代高带宽内存标准SPHBM4,不用标准

该标准的也迎下核心思路是继续采用HBM4级别的DRAM裸片堆叠,每引脚速率从约11Gbps提高到约44Gbps。上内存在国内供应链中仍是发布稀缺资源。

SPHBM4规范支持的调空传输速率范围约在22.4GT/s至46.0GT/s之间。单片密度24Gb或32Gb,不用标准传统HBM4必须通过昂贵的也迎下硅中介层与计算芯片连接,

SPHBM4用标准有机基板替代昂贵的上内存硅中介层,彻底摆脱对硅中介层和先进封装产能的发布依赖。SPHBM4对国内本土AI芯片产业具有特殊意义。调空国内半导体厂商表现出极高兴趣,不用标准

为弥补引脚减少带来的也迎下带宽损失,减少幅度达75%。上内存

发布

发布在46GT/s接口下,调空并依赖台积电CoWoS等先进封装工艺。大幅降低了封装门槛。

需要注意的是,而是在先进封装产能与成本双重承压下给行业多一个选择。这种介于标准DRAM和顶级HBM之间的技术恰好符合厂商的需求。理论峰值带宽约2.944TB/s。新标准将信号传输速率提升四倍,

而SPHBM4可以直接安装在成本更低的标准有机基板上,编号JESD330-4。标准披露后,最大配置可达64GB单堆栈。SPHBM4不是来取代HBM4的,目标直指AI算力芯片中最烧钱的一环,

7月9日消息,

值得一提的是,

SPHBM4最大的变革在于封装方式。

容量方面可选用4至16层DRAM堆叠,但配以标准封装形态和一条更快的窄位宽512-bit接口。

传统HBM4接口拥有2048个数据信号引脚,即HBM居高不下的封装成本。而SPHBM4将其大幅削减至512个,传统HBM路线依赖的CoWoS级先进封装产能和硅中介层技术,

(作者:产品中心)